您所在位置:主页 > ror体育新闻 > 行业新闻 >
串行外设接口(SPI)总线时序详解
时间:2021-08-19 01:38点击量:


本文摘要:SPI,是一种高速的,全双工,实时的通信总线,并且在芯片的管脚上只闲置四根线,节约了芯片的管脚,同时为PCB的布局上节省空间,提供方便,正是出于这种非常简单易懂的特性,现在更加多的芯片构建了这种通信协议。SPI是一个环形总线结构,由ss(cs)、sck、sdi、sdo包含,其时序只不过很非常简单,主要是在sck的掌控下,两个双向移位寄存器展开数据交换。

ror体育

SPI,是一种高速的,全双工,实时的通信总线,并且在芯片的管脚上只闲置四根线,节约了芯片的管脚,同时为PCB的布局上节省空间,提供方便,正是出于这种非常简单易懂的特性,现在更加多的芯片构建了这种通信协议。SPI是一个环形总线结构,由ss(cs)、sck、sdi、sdo包含,其时序只不过很非常简单,主要是在sck的掌控下,两个双向移位寄存器展开数据交换。

  SPI总线是Motorola公司发售的三线实时模块,实时串行3线方式展开通信:一条时钟线SCK,一条数据输出线MOSI,一条数据输入线MISO;用作CPU与各种外围器件展开全双工、实时串行通讯。SPI主要特点有:可以同时收到和接管串行数据;可以当成主机或从机工作;获取频率可编程时钟;发送到完结中断标志;写出冲突维护;总线竞争维护等。

  SPI总线有四种工作方式(SP0,SP1,SP2,SP3),其中用于的尤为普遍的是SPI0和SPI3方式。SPI模块为了和外设展开数据交换,根据外设工作拒绝,其输入串行实时时钟极性和振幅可以展开配备,时钟极性(CPOL)对传输协议没根本性的影响。

如果CPOL=0,串行实时时钟的空闲状态为低电平;如果CPOL=1,串行实时时钟的空闲状态为高电平。时钟振幅(CPHA)需要配备用作自由选择两种有所不同的传输协议之一展开数据传输。

如果CPHA=0,在串行实时时钟的第一个跳变沿(下降或上升)数据被取样;如果CPHA=1,在串行实时时钟的第二个跳变沿(下降或上升)数据被取样。  SPI主模块和与之通信的外设音时钟振幅和极性应当完全一致。

  SPI时序编撰---SPI模块在模式0下输入第一位数据的时刻SPI模块有四种有所不同的数据传输时序,各不相同CPOL和CPHL这两位的人组。图1中展现出了这四种时序,时序与CPOL、CPHL的关系也可以从图中显现出。  图1  CPOL是用来要求SCK时钟信号空闲时的电平,CPOL=0,空闲电平为低电平,CPOL=1时,空闲电平为高电平。

CPHA是用来要求取样时刻的,CPHA=0,在每个周期的第一个时钟沿取样,CPHA=1,在每个周期的第二个时钟沿取样。由于我用于的器件工作在模式0这种时序(CPOL=0,CPHA=0),所以将图1修改为图2,只注目模式0的时序。  图2  我们来注目SCK的第一个时钟周期,在时钟的前沿取样数据(下降沿,第一个时钟沿),在时钟的后沿输入数据(上升沿,第二个时钟沿)。首先来看主器件,主器件的输入口(MOSI)输入的数据bit1,在时钟的前沿被从器件取样,那主器件是在何时刻输入bit1的呢?bit1的输入时刻实质上在SCK信号有效地以前,比SCK的下降沿还要早于半个时钟周期。

bit1的输入时刻与SSEL信号没关系。再行来看从器件,主器件的输出口MISO某种程度是在时钟的前沿取样从器件输入的bit1的,那从器件又是在何时刻输入bit1的呢。

从器件是在SSEL信号有效地后,立刻输入bit1,尽管此时SCK信号还没较慢。  从这张图就可以很确切的显现出主从器件的bit1是怎样输入的。


本文关键词:串行,外设,接口,SPI,总线,时序,详解,SPI,是,ror体育

本文来源:ror体育-www.0351zx.com